一款自研指令集架构的高性能数字信号处理器内核IP，该内核支持单周期8发射的VLIW超长指令字架构、支持最高2560bit的SIMD单指令多数据结构、采用十三级流水线硬件，支持单精度浮点矢量运算、支持神经网络算子加速，已经采用台积电16nm工艺验证。提供完整的自研工具链（编译器、汇编器、链接器、仿真器、集成开发环境）。该内核主要应用于通信、语音、图像视频处理。
|
高性能DSP内核 |
|
|
Freq |
600MHz~1GHz |
|
Vector Width |
2560bit |
|
VLIW Slot |
8 |
|
Pipeline Stage |
13 |
|
16bit MAC/cycle |
256 |
|
16bit MAC/s |
256G@1GHz 204G@800MHz 153G@600MHz |
|
VFPU |
64GFLOPS@1GHz 51GFLOPS@800MHz 38GFLOPS@600MHz |
该内核主要应用于通信、语音、图像视频处理。
