一款自研指令集架构的低功耗数字信号处理器内核IP，该内核支持单周期5发射的VLIW超长指令字架构、支持最高160bit的SIMD单指令多数据结构、采用13级流水线硬件，支持单精度浮点矢量运算、支持神经网络算子加速，已经采用台积电22nm工艺验证。提供完整的自研工具链（编译器、汇编器、链接器、仿真器、集成开发环境）。
|
低功耗DSP内核 |
||
|
Load Units |
2 |
|
|
VLIW slots |
5 |
|
|
SIMD |
160bit |
|
|
Fixed Pt MACs per cycle |
32x32 |
8 |
|
24x24 |
8 |
|
|
32x16 |
16 |
|
|
16x16 |
16 |
|
|
Special MACs for NN |
8x8 |
32 |
|
Instructions for NN |
Yes |
|
|
Accumulator Width |
64bit (Integer) 40bit (Fraction Q31) |
|
|
FPU |
2 Integrated 4-way Enhanced SIMD VFPU |
|
|
HP FPU |
2 Integrated 8-way Enhanced SIMD HP-VFPU |
|
该内核主要应用于语音处理，简单神经网络应用。
